一、前言

隨著半導體科技的進步，我們巳經(jīng)可以把越來越多的電路設計在同一芯片中，這里面可能包含有中央處理器、嵌入式內(nèi)存、數(shù)字信號處理器、數(shù)字功能模塊、模擬功能模塊、模擬數(shù)字轉(zhuǎn)換器以及各種外圍配置等等，這就是我們所說的SOC（系統(tǒng)單芯片）技術。

這類產(chǎn)品對成本與市場價格相當敏感，因此，業(yè)者的競爭力便來自于誰能更好的控制成本。由于在一個芯片中集成了多種不同的功能模塊，SOC測試技術的發(fā)展為降低這類消費性電子產(chǎn)品的成本提供了機會。與此同時，由于功能模塊的高度集成，SOC芯片的設計、制造和芯片測試過程也變得更為復雜。

二、傳統(tǒng)的SOC芯片測試方法和流程面臨的挑戰(zhàn)

傳 統(tǒng)的設計和芯片測試方法將設計、調(diào)試/驗證、生產(chǎn)測試三個環(huán)節(jié)孤立起來進行，其突出的問題是除非首顆芯片制造出來，否則芯片測試不可能真正完成。傳統(tǒng)的測 試方法和流程由于需要多次反復，因而不能適應復雜的SOC大規(guī)模量產(chǎn)的需要，更難降低成本。對于SOC測試來說，人們需要開發(fā)更為有效的芯片測試程序，以 滿足一次性流片對驗證工具以及生產(chǎn)測試環(huán)節(jié)對更具有成本效益的測試軟件的需要。

目前，人們開發(fā)芯片測試程序通常沿著設計、測試程序開發(fā)、芯 片原型驗證的思路進行，各部分孤立地進行任務分配、需求分析，然后分別執(zhí)行，測試的過程還要不斷完善測試軟件。芯片測試程序開發(fā)完成之后，還要對測試程序 本身進測試，通常需要多次反復修改測試程序，時間上也需要幾個月的時間。這對于“6個月贏得90%利潤”的市場法則來說是難以接受的，解決測試程序本身調(diào) 試需要較長時間這個問題，迫使人們進—步改進設計和測試的流程。

三、SOC測試需求

SOC 芯片內(nèi)部非常復雜，研發(fā)制造的技術一直處于持續(xù)改進的狀態(tài)。同樣的，在芯片測試上也遇到前所未有的難題。如何能有效進行SOC芯片的 測試工作，是學術界、產(chǎn)業(yè)界與各個研究單位都在努力解決的問題。目前有一種方法，叫做內(nèi)置自檢。運用這種測試方法時，在芯片的設計階段，就必須把自檢測試 的原理考慮進去，在制造芯片的電路中也必須要加人一些額外的自檢測試電路。測試時，只要給予芯片一些基本的信號，激活其自檢測試功能，通過芯片內(nèi)部的自檢 測試電路，即可得知芯片的好壞狀況。這種方法的優(yōu)點是使得測試變得很簡單，只需負責激活芯片內(nèi)部的自檢測試功能，然后再把測試結(jié)果判讀出來就好了。但是， 自檢測試也有其缺點。首先，制造時必須要加入額外的自檢測試電路，因此芯片的大小及成本會增加；其次，在目前的應用中，只有內(nèi)存芯片的自檢測試功能比較成 熟，測試的覆蓋率較高，其它方面的芯片自檢測試功能都還在研究階段，尚無法應用在實際芯片測試之中；第三，在從事錯誤分析的過程中，自檢測試提供的結(jié)果有 限，只能提供較少的信息來做分析。芯片結(jié)構的復雜化，測試內(nèi)容的多樣化，使得SOC芯片的測試成本有不降反升的趨勢，也使業(yè)者對芯片測試系統(tǒng)的提出了更高 的要求。

四、共時測試

以往測試SOC芯片， 大多是采用分模塊測試的方式，例如先測試數(shù)字部分的電路功能是否正常，然后測試內(nèi)存部分，接下來再測試模擬部分，以此類推。這種方法較簡單，直接從現(xiàn)有的 各種芯片測試經(jīng)驗轉(zhuǎn)移過來即可，不過卻會花上許多測試時間。現(xiàn)在有一種新的測試技巧，就是同時針對不同的功能模塊來做測試，亦即所謂的共時測試，可大幅度 的縮減測試SOC芯片所需的時間。此觀念其實不難，卻是SOC測試前所未有的突破，當然這也需要其它多方面的配合，比如，在設計方面必須事先考慮到可測性 設計（DFT），要能夠允許芯片測試系統(tǒng)同時存取到芯片內(nèi)的不同模塊；此外，各個模塊之間的隔離要做好，使彼此的干擾問題減少； 最后，測試系統(tǒng)要有相應的功能，可以同時測試各種不同的功能模塊。

五、混合信號測試

為了要測試芯片中的模擬電路是否正常，在芯片測試系 統(tǒng)中除了原本所具備數(shù)字方面的測試功能之外，通常還需要一些額外的選件。一般來說，波形發(fā)生器、波形采樣器和時隙分析儀是最常用到的。波形發(fā)生器可用來產(chǎn) 生各種形式的模擬信號，如弦波、方波、復合頻率波形等，作為測試芯片時所需的輸人波形；波形采樣器則是用來擷取芯片所輸出的模擬信號，以便我們處理和分析 輸出結(jié)果；而時隙分析儀則可以檢測輸出信號在時域方面的特性，比如頻率、工作周期、波形上升時間和下降時間等等。

在混合信號的測試中，如 何 有效的區(qū)隔數(shù)字信號與模擬信號的互相干擾是非常重要的。由于共處在同一芯片中，這兩種不同特性的信號往往會互相干擾，因此必須要特別注意把模擬電路的供電 電源與數(shù)字電路的供電電源分開來；同樣的，模擬電路的接地層，也要和數(shù)字電路的接地層分開，這樣測試出來的效果才會比較好。

六、小結(jié)

隨著SOC應用的日益普及，在測試程序生成、工程開發(fā)、硅片差錯、量產(chǎn)等領域?qū)?strong>SOC測試技 術提出了越來越髙的要求，掌新的測試理念、新的測試流程、方法和技術，是應對消費電子、通信和計箅等領域SOC應用對測試技術提出的挑戰(zhàn)，適應測試和組裝 外包發(fā)展趨勢的必綿要求。對于中國集成電路測試人員來說，了解中國目前SOC測試技術發(fā)展面臨的挑戰(zhàn)和發(fā)展方向，掌握市場的動態(tài)至關重要。