西門子數(shù)字化工業(yè)軟件宣布推出 Tessent™ IJTAG Pro，通過將傳統(tǒng)的串行執(zhí)行的操作轉變?yōu)椴⑿胁僮鳎瑢崿F(xiàn)基于 IEEE1687 標準的 IJTAG 輸入 / 輸出方式的革新，同時提供對定制化硬件讀寫訪問的能力。這款全新軟件引入了高帶寬的內(nèi)部 JTAG（IJTAG）與通用數(shù)據(jù)流功能，依托西門子 Tessent 流掃描網(wǎng)絡（SSN）軟件的寬總線架構提升數(shù)據(jù)傳輸效率，進而幫助客戶降低測試成本、縮短測試周期。

當前，隨著晶體管密度在多維度上持續(xù)拓展，半導體行業(yè)正經(jīng)歷前所未有的加速演進。當半導體設計從 2D 架構逐步邁向 2.5D 架構，乃至 3D IC 架構，設計測試面臨的挑戰(zhàn)也呈現(xiàn)出指數(shù)級增長。測試向量數(shù)激增、向量執(zhí)行時間延長、ATE 成本居高不下，加之測試針腳的資源受限，優(yōu)化現(xiàn)有測試基礎設施以實現(xiàn)可擴展測試不僅至關重要，更是保持設計競爭優(yōu)勢的必然選擇。

西門子數(shù)字化工業(yè)軟件數(shù)字設計創(chuàng)作平臺高級副總裁兼總經(jīng)理 Ankur Gupta 表示：“在當今復雜的 IC 設計領域，優(yōu)化測試時間是一項重大挑戰(zhàn)。Tessent IJTAG Pro 借助西門子 SSN 架構，將傳統(tǒng)串行 IJTAG 操作轉化為高帶寬并行流程，不僅能加速測試進程、降低測試相關成本，還能提供測試訪問所需的靈活性，以滿足行業(yè)不斷發(fā)展的需求。隨著半導體設計從 2D 架構逐步演進至全 3D IC 架構，無論是單個芯粒（chiplet），還是整個 3D IC 封裝，都能通過該軟件實現(xiàn)測試成本的節(jié)約。”

Google 高級工程經(jīng)理 Srinivas Vooka 表示：“高帶寬 IJTAG 創(chuàng)新性地利用 SSN 總線架構，其測試向量傳輸速度遠超傳統(tǒng)串行方式，大幅縮短了測試應用時間，尤其在內(nèi)置自測試（BIST）與混合信號 IP 測試場景中，效果更為顯著。”

Tessent IJTAG Pro 與西門子近期發(fā)布的 Tessent™ AnalogTest 軟件相結合，標志著其在半導體測試能力與帶寬方面的重大拓展。如需進一步了解西門子全新 Tessent IJTAG Pro，以及該軟件如何助力加速復雜 3D IC 設計與測試進程、降低相關成本，請訪問：https://eda.sw.siemens.com/en-US/ic/tessent/test/ijtagpro。