|
 |
 |
| 臺灣DM＆P集團 于2007年推出All-in-One Embedded Total Solution高度集成SoC 處理器Vortex86SX。該Vortex86SX以中低階嵌入式及工業應用為主要目標，采用x86兼容運算核心，及單片581顆錫球BGA包裝，其0.13 micron制程能讓此款SoC體積止于27×27mm。另外，運算速度可達300MHz標準。在基本架構則以32位×86為主體設計，并集成豐富的接口，特別是此SoC內建的容錯功能更是成為軍工界的一個標準，并以其低 成本、易實現和操作簡單實用的特點迅速在業界中推廣開來。 |
| Vortex86SX CPU容錯性功能介紹 |
|
構建一套雙機容錯系統需要兩塊功能相同并嵌有Vortex86SX SoC處理器的主板，兩塊主板通過ISA Bus 疊加起來，并連接在板特殊接線（BoR）。兩塊主板通過先后上電來確定Master與Slave的關系，當然兩塊主板的電源可以是同一電源，也可以是分開的。Master可用軟件通過Memory Mapping 與特殊串口匯流排來相互傳遞和備份資料于對方內建的 4KB SRAM。在工作中，Slave的ISA Bus 是被抑制的(Tri-state)，這是為了防止發生控制/數據/地址總線沖突，I/O可選擇性抑制。當Master當機時，容錯機制在1微秒內將掌控權交給Slave，加上先前Master在工作中的資料也同步保存到Slave中，所以Slave可變成Master繼續進行工作，就是Slave變成Master，形成一個永不當機的循環系統方案。 更多詳細內容，請點擊！ |
|||
| 聯 系 方 式 |
|
