摘要 本文深入探討 了 跳頻 (FH) 的概念 ， 以及如何通過 靈活設計 ADRV9002 SDR 收發器的鎖相環 (PLL) 架構 來實現 四大 跳頻 特性。這些特性可為用戶提供 強大的 跳頻功能，讓他們能夠處理單通道和雙通道操作模式下的Link 16和快速實時載波頻率負載等應用。此外，跳頻 與 多芯片同步(MCS)和數字預失真(DPD) 技術 的結合使ADRV9002 SDR收發器成為一種非常有吸引力的解決方案，可滿足當今復雜通信系統中的更高要求。
簡介 與 傳統的無線電通信 不同 ，跳頻 (FH) 定義了 一種 通過快速改變載波頻率 1 來發送無線電信號的方法， Nikola Tesla 在 1903 年的美國專利 “ 信號傳輸方法 ” 中首次提到了這種方法。后來，在 1942 年，女演員 Hedy Lamarr 和作曲家 George Antheil 進一步鞏固了這一概念，他們從鋼琴的按鍵數量得到啟發，在 88 個頻率之間切換，以防止魚雷的無線電控制受到干擾。一百多年來，從第一次世界大戰中固定指揮點之間的非實時、低速通信，到 當代 飛機、艦船和陸地系統之間的實時、高速多媒體通信，跳頻在軍事領域的應用已進入了一個 嶄新的 時代。此外，跳頻已廣泛應用于許多無線個人通信網絡，如藍牙 ® 個人局域網 (PAN) ，以及消費電子和業余無線電領域，如對講機、汽車模型和無人機。
什么是跳頻？ 跳 頻 的 概念如圖 1 所示。 如果 將整個頻帶和持續時間劃分為二維網格 ， 那么 在任何給定的時隙， 將會 使用不同的頻率子帶進行通信。跳頻模式的隨機性相當于增加了另一個只能在 發 送器和接收器之間解碼的安全層，使其具有較高的抗窄帶干擾能力和較強的抗惡意攔截和 封鎖的 能力。此外，跳頻信號相互干擾小，可以和其他傳統通信共享帶寬， 實現更高的 頻譜效率。隨著跳頻速率加快且使用更 多 的子頻帶，跳頻的優勢變得更加突出，成為對許多不同應用有吸引力的解決方案。
圖 1. 跳頻 的概念
下一代 SDR 收發器 ADRV9002 是一款雙窄帶和寬帶 SDR 收發器，提供出色的 RF 性能和先進的系統功能，例如 DPD 和跳頻。 ADRV9002 的工作頻率為 30 MHz 至 6 GHz ，覆蓋超高頻 (UHF) 頻帶；特高頻 (VHF) 頻帶；工業、科學和醫療 (ISM) 頻帶 和 蜂窩頻段 。可以支持 窄帶 (kHz) 和 不超過 40 MHz 的 寬帶操作 。圖 2 顯示了 ADRV9002 的 簡化 示意 框圖。其中包括發送和接收雙通道，以及一組高級數字信號處理算法。許多其他收發器都是將一個 PLL 專用于接收數據路徑，另一個專用于發送數據路徑，而以紅色 方框中 顯示的 ADRV 9002 PLL 結構則比較獨特，它在器件中使用兩個 RF PLL ，并且可以選擇將兩個 PLL 提供給 任何接收器或發送器 使用 ，兩個一起用或一個都不用。這種靈活性是在各種 TDD 應用中支持跳頻的關鍵，例如單通道和雙通道操作，包括僅發送模式 (1T/2T) 、僅接收模式 (1R/2R) 和發送 / 接收模式 (1T1R/2T2R) 。雙通道操作支持通道分集和通道多路復用。此外，可以在乒乓模式下使用兩個 PLL ，以滿足嚴格的跳頻時序要求。
ADRV9002 的四大跳頻特性 通過 兩個 PLL 多路復用和 PLL 快速重新調諧 實現特 快速跳頻 跳 頻是通過在切換到不同頻率之前重新調諧 PLL 來實現的。 ADRV9002 根據 PLL 的使用情況提供不同的跳頻模式。 2 圖 1 中的每個時隙代表一個跳幀，可以分為一個轉換時間段和一個停留時間段，如圖 3 所示。
圖 2. 采用靈活的 PLL 設計的 ADRV9002 簡化示意 框圖
圖 3. 跳幀結構
在較慢的跳頻模式下 ， 如果頻率變化之間的轉換時間足夠長 （ 比通道設置時間和所需的 PLL 調諧時間長 ）， 則 TDD 操作中的一對發送和接收通道只需要一個 PLL （稱為一個 PLL 重新調諧模式 ） 。為了實現更快的跳頻和更短的轉換時間（比通道設置時間和所需的 PLL 調諧時間短），在器件中則可以使用兩個鎖相環（稱為兩個 PLL 多路復用模式）。兩個 PLL 以乒乓方式相互協調：當一個 PLL 用于當前頻率時，另一個 PLL 則重新調諧至下一個頻率。這樣就可以實現快速跳頻， 從而 大大縮短不同頻率變化之間所需的轉換時間。表 1 總結了這兩種模式。
表 1.ADRV9002 跳頻模式（基于 PLL 的使用情況）
跳頻模式
轉換時間
通道對的 PLL
允許的 PLL 重新調諧時間
PLL 多路復用
<PLL 重新調諧時間
兩個 PLL
< 兩次轉換 + 一次停留 時間
PLL 重新調諧
>PLL 重新調諧時間
一個 PLL
< 一次轉換 時間
如表 1 所示，要選擇兩種模式中的哪一種，由用戶定義的轉換時間決定。
圖 4 進一步解釋了 PLL 多路復用模式概念。如前所述，每個時隙代表一個跳幀，它由一個轉換時間段和一個停留時間段組成。當一個 PLL 在停留時間內使用時，另一個 PLL 從同一跳幀的轉換時間開始時即開始進行調諧。它可以一直進行調諧，直到下一個跳幀的轉換時間段結束 為止 。所以，只要所需的 PLL 調諧時間比一次停留時間和兩次轉換時間的總和短， PLL 多路復用模式就是成功的。
圖 4. 用于快速跳頻的 PLL 多路復用模式
PLL 多路復用模式下的跳頻對軍事應用來說至關重要，例如 Link 16 。 Link 16 被認為是北大西洋公約組織 (NATO) 使用的最重要的戰術數據鏈路標準之一， 它 使用 960 MHz 至 1.215 GHz 射頻頻段的抗干擾高速數字數據鏈路。 3 通過在初始化時 準確 校準整個跳頻范圍， ADRV9002 采用快速 PLL 重新調諧模式來滿足嚴格的時序要求。 PLL 重新調諧時間取決于 ADRV9002 PLL 參考時鐘速率。表 2 顯示在不同的 PLL 參考時鐘速率下所需的快速 PLL 重新調諧時間。 PLL 參考時鐘速率為 300 MHz 時，快速 PLL 重新調諧時間約為 15 μs 。 Link 16 的跳幀長度為 13 μs 時，如果轉換時間大于 2 μs ，在使用 PLL 多路復用模式時使用 15 μs 的 PLL 重新調諧時間即可滿足時序要求，具體如表 1 所示。
表 2. 使用快速 PLL 重新調諧模式時的 PLL 重新調諧時間
PLL 參考時鐘 (MHz)
快速 PLL 重新調諧時間 (μs)
30
91
38.4
77
50
56
100
27
150
21
200
20
250
17
300
15
正如論文 “ 在存在窄帶干擾的情況下，通過緩慢、平坦的 Nakagami 衰減 通道傳輸的 JTIDS/Link 16 型波形的性能分析 ”3 中所述， Link 16 消息數據可以作為單脈沖或雙脈沖發送，具體由打包結構決定。單脈沖結構包含 6.4 μs 開啟時間和 6.6 μs 關閉時間，總持續時間為 13 μs 。雙脈沖結構由兩個單脈沖組成，它們傳輸相同的數據，但使用不同的載波頻率，如圖 5 所示。所以，轉換時間 大致 為 6.6 μs (>2 μs) ，因此使用 ADRV9002 實現 Link 16 跳頻 是完全可行的 。
圖 5. 標準的 Link 16 雙脈沖結構
圖 6 顯示 ADRV9002 發送輸出（功率與時間以及頻率與時間 之間 的關系），采用 Link 16 型跳幀（為簡 化 起見， 僅 使用發送跳頻）。注意，為了顯示 ADRV9002 可實現的最短轉換時間，實驗未使用圖 5 中所示的標準 Link 16 脈沖結構 ，而是 開啟時間從 6.4 μs 增加到 11 μs ，關閉時間從 6.6 μs 縮短到 2 μs 。將 Tektronix RSA306B 頻譜分析儀連接至 ADRV9002 評估板的發送輸出端口，以進行觀察。上 方的 圖顯示功率與時間的關系。從圖中可以看出，每隔 13 μs 就會 進行 發送跳頻，連續發送跳幀之間的轉換時間 大 約為 3 μs 。下 方的 圖顯示頻率與時間的關系。在這個實驗中，發送載波頻率以 1 MHz 的步長在四個不同的頻率之間循環。 正如 預期的一樣，下 方的 圖證實 了 發送輸出也以 1 MHz 的步長在四個不同的頻率之間循環， 并且 在整個停留時間段內都具備出色的頻率精度。
圖 6.Link 16 Tx 跳頻的發送輸出
通過 使用更先進的測試設備 （ 例如 Keysight E5052B 和 R&S FSWP ） 可以進一步測量 Link 16 跳頻的頻率精度。在表 3 所示的測量示例中，發送載波頻率在 400 MHz 、 400.1 MHz 、 400.2 MHz 和 400.3 MHz 時跳頻。發送輸入信號也相應的同步變換頻率從而使所有跳幀生成 400 MHz 的頻率輸出。測量持續時間設置為 100 μs ，其中包括 7 個完整的跳幀。每隔 128 ns 測量一次頻率。可以看出，在停留時間開始時， PLL 已經完全鎖定。停留時間期間的頻率誤差取決于相位噪聲性能。表 3 顯示這 7 個連續跳幀的平均、最大和最小頻率偏移（輸出頻率和 400 MHz 之間的絕對差值）性能。在大多數幀中，平均頻率誤差低于 1 ppm 。數十次實驗顯示出同樣的結果。注意，測量值可能因設備和測試配置而異。
表 3.Link 16 跳頻的頻率精度性能
跳 幀編號
平均頻率誤差 (Hz)
最大頻率誤差 (Hz)
最小頻率誤差 (Hz)
1
348
730
46
2
424
997
4
3
267
563
20
4
327
892
7
5
253
569
2
6
394
903
12
7
253
677
17
ADRV9002 還提供了 用戶微調 PLL 環路濾波器帶寬 的能力 。當 PLL 環路濾波器帶寬配置為 1200 kHz 時，可以實現表 3 所示的性能。 較 大的 PLL 濾波器帶寬可以 減少 PLL 重新調諧時間，確保在停留時間開始前 PLL 完全鎖定。 建議 用戶 進一步 評估其應用中所需的相位噪聲性能 來 選擇 最合適的 環路濾波器帶寬。
使用 靜態和動態 的方式 加載 高達128個不同頻率的跳頻表 ADRV9002 針對所有跳頻模式使用跳頻表概念。 2 跳頻表中 的每一項 包含 了 跳幀的頻率和其他操作參數。跳頻表可以是靜態 加載 的，這表示它在初始化期間加載，之后不允許即時更改。它也可以是動態 加載 的，即在執行跳頻期間加載；在這種情況下，用戶可以即時更改表的內容。此外，還使用了類似乒乓的概念，因此用戶可以選擇性地加載兩個不同的表，每個表包含最少 1 個、最多 64 個項。在一個表用于當前跳幀時，加載另一個表，準備用于下一個跳幀。每個項都會通知 ADRV9002 關于某個跳幀的配置。可以通過自動遞增索引方式（如果是兩個跳頻表， 則是 從第一個表的第一項開始，到第二個表的最后一項，然后重新回到第一個表的第一項，如果是一個跳頻表，則 是 連續循環），或通過數字 GPIO 指示的特定項對跳頻表進行 隨時 索引。
圖 7 顯示跳頻表 A 和 B ，每個包含 N 個項 (1 ≤ N ≤ 64) 。表中的每個項包含 4 個重要參數：跳頻、中頻（僅用于接收 IF 模式）、接收增益 表的索引 ，以及發送衰減。在 TDD 操作中，用戶必須通過專用的通道設置信號（每個發送通道一個，每個接收通道一個）來通知 ADRV9002 為每個跳幀啟用了哪個通道（發送或接收）。所以，盡管跳頻表中的每個項都 同時 包含接收和發送參數，但只會使用相關參數。
圖 7.ADRV9002 跳頻表內容和索引方法
在 進一步探討 如何 在跳頻模式中使用跳頻表之前，需要先了解 ADRV9002 和基帶集成電路 (BBIC) 之間的 大體的 通信 方式 。
如圖 8 所示 ， BBIC 作為跳頻操作的主要部分 ， 會 設置跳頻模式、通道設置信號 （ Rx1_ENBALE 、 Rx2_ENABLE 、 Tx1_ENABLE 和 Tx2_ENABLE ） 、 HOP 信號 （ HOP1 和 HOP2 ）， 以及靜態或動態跳頻表 （ 包含 跳頻、接收 IF 頻率、接收增益 表的索引 和發送衰減 ） 。 BBIC 通過 SPI 接口或 DGPIO 與 ADRV9002 通信。 ADRV9002 作為一個節點 接收來自 BBIC 的信號，然后相應地配置數據路徑和 LO 進行跳頻 。
圖 9 所示為一個動態表示例，每個跳頻表 A 和 B 僅加載一個頻率。這是一種極端情況，允許用戶即時更改每個幀的跳頻。本示例使用 PLL 多路復用模式。如圖 8 所示，跳頻信號的上升沿和下降沿定義跳幀的時序邊界，如之前所述，每個跳幀由轉換時間和停留時間組成。通道設置信號上升沿定義一個幀延遲（在 PLL 多路復用模式下，這種延遲是必要的）之后的跳幀類型。
圖 8. ADRV9002 和 BBIC 如何在跳頻期間互相 通信的 大概 框圖
注意，通道設置信號既可以表示發送設置信號，也可以表示接收設置信號。圖 9 顯示了該信號的簡化版本示意圖。由于 TDD 操作同時涉及發送和接收，用戶需要分別配置發送設置信號和接收設置信號。除了指示跳幀類型，通道設置信號還可以用來觸發 BBIC 進行 跳頻表加載。 跳頻 表加載應在通道設置信號下降沿之后 的那個 跳頻信號沿之前完成，然后 PLL 在同一跳頻信號邊沿開始調諧到該頻率，并為 由 下一個跳頻邊沿指示的下一個跳幀做好準備。表 A 和表 B 以乒乓模式運行，這樣加載完成后，一個表的頻率 用來進行跳頻 操作，同時對另一個表的頻率實施調諧。
圖 9. 在 PLL 多路復用模式下，動態 的使用跳頻 表加載一個頻率的示例
圖 10 顯示 通過 動態 方式使跳頻 表每次加載 4 個項和 8 個項時發送 輸出 頻率與時間 之間 的關系。發送輸入具有 0 kHz 、 –100 kHz 、 –200 kHz 和 –300 kHz 頻率的 4 個幀，并通過連續循環這些幀將其饋送到 ADRV9002 。它與跳幀完全匹配和同步，所以 0 kHz 輸入幀對應 3.1 GHz LO 。跳頻期間，當 LO 變更為下一頻率，發送輸入頻率也變更為下一頻率。
在執行跳頻時，動態加載表 A 和表 B （為了簡 化 和便于觀察，每次加載時表內容不改變）。對于每次加載 4 項，在 3.1 GHz 輸出頻率 會看到四個連續的發送輸出幀，然后在 3.1004 GHz 輸出頻率也會看到 四個連續的 發送輸出 幀， 然后以 這種模式循環往復。對于每次加載 8 項，在 3.1 GHz 輸出頻率 會看到四個連續的發送輸出幀，在 3.1004 GHz 輸出頻率 4 個連續幀，在 3.1008 Hz 輸出頻率 四個連續幀，以及 3.1012 GHz 輸出頻率 四個連續幀， 然后以 這種模式循環往復。圖 8 所示的發送輸出證實動態表加載操作如預期 完全 一致 。
使用雙通道 來實現 通道分集與通道多路復用 如 圖 2 所示， ADRV9002 支持發送和接收雙通道。可以對兩個通道應用跳頻，以實現通道分集或通道多路復用。
要實現分集，需使用同樣的 PLL （一個或兩個）、同樣的跳頻表和 TDD 時序配置使兩個通道同時跳頻。 用戶 可以啟用 ADRV9002 提供的 MCS 功能，確保同一個或不同 ADRV9002 器件上的多個通道彼此完全同步， 以保證 確定性延遲。還可以通過 MCS 實現相位同步， 但必須 在每次 PLL 重新調諧頻率時執行 相應操作 。通過 MCS ， 實現了 多個通道在跳頻期間 的 同步，使 ADRV9002 成為對涉及跳頻的 MIMO 分集應用來說非常有吸引力的解決方案。 了解 在跳頻期間使用 MCS 的要求和限制的更多詳細信息，請參閱 ADRV9001 系統開發用戶指南 。 2
對于通道多路復用，每 對發送和接受 通道使用一個 PLL ，彼此獨立地執行跳頻。其中一個限制是特快跳頻（要求為一個發送和接收通道對配備兩個 PLL ）無法用于 使 一個 ADRV9002 器件的 兩對 通道 進行 多路復用。
除了 2T2R 模式，還值得一提的是： ADRV9002 還支持 1T2R 和 2T1R 的跳頻操作，因而可以更靈活地滿足用戶的特定要求。
支持跳頻 與 DPD 操作同時進行 ADRV9002 還支持窄帶和寬帶應用的 DPD 操作。它在實現符合標準的相鄰通道功率泄漏比 (ACPR) 性能的同時，修正功率放大器 (PA) 的非線性，從而顯著提高功率放大器的效率。
ADRV9002 的一個高級功能是 DPD 可以和跳頻一起執行。在這種情況下， ADRV9002 允許用戶配置多達 8 個頻率區域，而 DPD 算法為每個頻率區域創建一個優化解決方案。針對每個區域， DPD 解決方案作為一組系數，可以分別在傳輸開始和結束時進行存儲和加載。這可以確保在整個跳頻范圍內保持 PA 線性度。
由于 DPD 是一個自適應濾波過程，必須周期性地捕獲一組樣本進行系數計算，因此跳幀長度需要足夠長才能滿足 DPD 捕獲長度要求。但是，如果用戶只使用初始加載的 DPD 系數，無需進行 DPD 更新，則不存在這種限制。
ADRV9002 的跟蹤校準通常不會在快速跳頻期間進行。但是，會根據用戶的跳頻配置，基于多個頻率區域執行初始校準，以實現最佳性能。
使用 ADRV9002 收發器評估軟件 (TES) 進行跳頻性能評估 用戶 可以通過 ADRV9002 TES 軟件在評估板上 充分 測試 跳頻性能。 TES 支持 Xilinx® ZC706 和 ZCU102 FPGA 評估板。 2 如圖 11 所示，可以輕松使用跳頻配置頁面來配置跳頻參數，包括跳頻操作模式、跳頻表、 GPIO 設置和 TDD 時序等。 TES 內置 FPGA 同步功能，因此用戶能夠準確控制 TDD 時序，確保發送或接收幀能完全與跳幀同步。 TES 中還提供許多跳頻示例，供用戶進一步分析研究。
圖 10. 用動態 加載 跳頻表的方法每次 載入 4 項和 8 項的 跳頻 結果 比較
圖 11. 通過 TES 配置跳頻
結論 跳 頻是下一代 SDR 收發器 ADRV9002 的先進系統特性之一。 ADRV9002 使用 兩個 PLL 、多種跳頻模式，以及 通過靈活 加載和 索引 跳頻表的 方法 ，為用戶提供出色的跳頻能力，以便應對各種應用并滿足更高系統要求。所有功能都可以通過 ADRV9002 TES 和軟件開發套件 (SDK) 進行全面評估。
參考資料 1 John G. Proakis 。數字通信， 第 3 版。 McGraw-Hill ， 1994 年 3 月。
2 UG-1828 ： ADRV9001 系統開發用戶指南 。 ADI 公司 ， 2021 年 10 月 。
3 Kao Chin-Han 。 “ 在存在窄帶干擾的情況下 ， 通過緩慢、平坦的 Nakagami 衰減 通道 傳輸的 JTIDS/Link 16 型波形 的 性能分析 。 ” 美國海軍研究生院 ， 2008 年。
