西門子數(shù)字化工業(yè)軟件日前宣布與臺積電深化合作，開展一系列新的認(rèn)證與協(xié)作，多款西門子 EDA 工具與解決方案通過臺積電新工藝技術(shù)認(rèn)證。

臺積電設(shè)計基礎(chǔ)架構(gòu)管理事業(yè)部主管 Dan Kochpatcharin 表示：“臺積電與包括西門子在內(nèi)的設(shè)計生態(tài)系統(tǒng)合作伙伴攜手合作，為客戶提供經(jīng)過驗證的設(shè)計解決方案，充分發(fā)揮臺積電先進(jìn)工藝的強(qiáng)大性能和能效優(yōu)勢，幫助客戶持續(xù)實現(xiàn)技術(shù)創(chuàng)新。”

西門子 Calibre 通過臺積電 N2 工藝認(rèn)證

用于集成電路 (IC) 驗證 sign-off 的 Calibre® nmPlatform 工具現(xiàn)已獲得臺積電的 N2 工藝認(rèn)證，可為早期采用臺積電 N2 工藝技術(shù)的廠商提供全面支持。獲得認(rèn)證的 Calibre 工具包括 Calibre® nmDRC 軟件、Calibre® YieldEnhancer™ 軟件、Calibre® PERC™ 軟件和 Calibre® nmLVS 軟件。

臺積電還對用于晶體管級電遷移 (EM) 和壓降 (IR) sign-off 的西門子 mPower™ 模擬軟件進(jìn)行 N4P 工藝認(rèn)證，雙方共同客戶現(xiàn)在能夠使用 mPower 獨特的 EM/IR sign-off 解決方案進(jìn)行下一代的模擬或射頻 (RF) 設(shè)計。

此外，臺積電的 N4P、N3E 和 N2 定制設(shè)計參考流程 (CDRF) 目前可與西門子的 Solido™ Design Environment 軟件配合使用，用于高 sigma 下的先進(jìn)偏差感知驗證。用于納米級模擬、RF、混合信號、存儲器和定制化數(shù)字電路的電路驗證的西門子 Analog FastSPICE 平臺，也已成功獲得臺積電 N5A、N3E、N3P 和 N2 工藝認(rèn)證。作為臺積電 N4P、N3E 和 N2 工藝 CDRF 的一部分，Analog FastSPICE 能夠支持臺積電的可靠性感知仿真技術(shù)，解決 IC 老化和實時自熱效應(yīng)問題，并提供其他可靠功能。

Aprisa 布局布線解決方案獲 N3 技術(shù)認(rèn)證

西門子的 Aprisa™ 布局布線解決方案通過臺積電的 N3E 工藝認(rèn)證，進(jìn)一步加強(qiáng)西門子在數(shù)字實施領(lǐng)域的投資承諾，Aprisa 易于使用，能夠幫助客戶快速向 N3E 節(jié)點遷移。

西門子數(shù)字化工業(yè)軟件 IC-EDA 執(zhí)行副總裁 Joe Sawicki 表示：“臺積電的創(chuàng)新速度令人驚嘆，我們很高興能夠與臺積電建立長期合作伙伴關(guān)系，持續(xù)優(yōu)化適用于臺積電新工藝的 EDA 解決方案，讓雙方共同客戶從中受益，滿足客戶快速變化的市場和業(yè)務(wù)需求。”

臺積電認(rèn)證西門子 3D IC 解決方案

多個西門子的 3D IC 解決方案也在臺積電 3DFabric™ 技術(shù)認(rèn)證方面取得了實質(zhì)性進(jìn)展。臺積電已對西門子的 Calibre® 3DSTACK 軟件進(jìn)行了 3Dblox 2.0 標(biāo)準(zhǔn)認(rèn)證，包括物理分析和電路驗證。此項認(rèn)證包括對小芯片間 DRC 和 LVS 檢查的支持，滿足臺積電 3DFabric 技術(shù)要求。

此外，臺積電還認(rèn)證了一系列 Tessent™ 3D IC 解決方案，包括 Tessent 階層架構(gòu)式 DFT、帶有增強(qiáng)型 TAP 的 Tessent Multi-die（測試訪問端口 - 符合 IEEE 1838 標(biāo)準(zhǔn)）、使用流掃描網(wǎng)絡(luò) (SSN) 和 IEEE 1687 IJTAG 網(wǎng)絡(luò)技術(shù)的原生 FPP (Flexible parallel port) 支持。雙方還按照臺積電 3Dblox 標(biāo)準(zhǔn)投資構(gòu)建 3D IC 測試生態(tài)系統(tǒng)，包括已知良好裸片 (KGD) 環(huán)回測試和利用 BMAP 和 PMAP 標(biāo)準(zhǔn)進(jìn)行物理感知的芯片間故障檢測及診斷。